电容器串联后，容量降低，但能提高其耐压。计算公式为：C1 * C2/(C1C2) 　　

　　

　　并联后电容增大，并联耐压值按最小值计算。计算公式是：C1C2 　　

　　

　　串联分压比-V1=C2/(C1C2) * V.即使在交流和DC条件下，电容越大，电压越小。 　　

　　

　　分流比-I1=C1/(C1C2) * I.电容越大，电流越大。当然，这是在交流条件下。 　　

　　

　　 　　

　　

　　电容器的串并联电容公式-电容器的串并联分压公式 　　

　　

　　1.级数公式：C=C1 * C2/(C1C2) 　　

　　

　　2.平行公式C=C1C2C3 　　

　　

　　补充部分： 　　

　　

　　串联分压比-V1=C2/(C1C2) * V.即使在交流和DC条件下，电容越大，分压越小。 　　

　　

　　分流比-i1=C1/(C1C2) * I.电容越大，电流越大。当然，这是在交流条件下。 　　

　　

　　一个大电容器与一个小电容器并联。 　　

　　

　　大电容由于容量大，一般体积也大，通常采用多层绕组制作，导致大电容分布电感大(也叫等效串联电感，简称ESL)。 　　

　　

　　电感对高频信号的阻抗很大，所以大电容的高频性能不好。但是，有些小容量的电容正好相反。由于它们的容量很小，所以体积可以做得很小(缩短引线引线会降低ESL，因为一段导线也可以看作电感)，并且经常使用平板电容的结构，这样小容量电容的ESL就很小，使得它们具有良好的高频性能。然而，由于它们的小容量，它们对低频信号具有大阻抗。 　　

　　

　　所以要想让低频和高频信号通过的好，我们就采用大电容，然后小电容。 　　

　　

　　常用的CBB电容，小电容0.1uF比较好(陶瓷片式电容也可以)。当频率较高时，可以并联较小的电容，如几pF或几百pF。在数字电路中，一般在每个芯片的电源引脚并联一个0.1uF的电容接地(这个电容叫做去耦电容，当然也可以理解为电源滤波电容。离芯片越近越好)，因为这些地方的信号主要是高频信号，所以用小一点的电容滤波就够了。 　　

　　

　　理想电容的阻抗随着频率的增加而降低(r=1/JWC)，但理想电容并不存在。由于电容管脚的分布电感效应，电容在高频段不再是简单的电容，而应视为电容和电感的串联高频等效电路。当频率高于其谐振频率时，阻抗表现出随频率增加而增加的特性，即电感特性。这时候电容就跟电感一样了。相反，电感具有相同的特性。 　　

　　

　　大电容并联小电容在电力滤波器中应用广泛，根本原因在于电容的自谐振特性。电容的匹配可以抑制从低频到高频的干扰信号。小电容滤高频(自谐振频率高)，大电容滤低频(自谐振频率低)，两者相辅相成。 　　

　　

　　电容的并联 　　

　　

　　电容器并联电路： 　　

　　

　　 　　

　　

　　根据电容器和KCL的伏安特性，两个并联电容器的等效电容等于两个电容器之和，即： 　　

　　

　　 　　

　　

　　公式的推导 　　

　　

　　根据电容元件的伏安特性： 　　

　　

　　 　　

　　

　　

　　

　　 　　

　　

　　

　　

　　 　　

　　

　　两个并联电容的等效电容等于两个电容之和。 　　

　　

　　并联电容电路的分流关系 　　

　　

　　流过两个并联电容器的电流与电容器的容量成正比。电容越大，电流越大。 　　

　　

　　公式的推导 　　

　　

　　

　　

　　 　　

　　

　　因为并联电容器两端的电压相同， 　　

　　

　　

　　

　　 　　

　　

　　也就是 　　

　　

　　 　　

　　

　　当多个电容并联时，上述结论可以推广到n个电容并联的情况，如图：