作者：艾伦杨@Digi-Key电子德杰电子
有时候我们发现ADC测得的信号在实际的PCB电路上找不到它的来源。您的ADC抗混叠模拟前端部分的设计可能有问题。
本文从频率混叠的机理出发，总结了如何防止频率混叠以及-适马(-) ADC抗混叠模拟前端的设计要点。
频率混叠我们举个例子来看看什么是频率混叠：
如下图所示，fs是采样频率，fin是信号频率。当fs2fin，fs=1.3fin时，黑色虚线为实际信号波形，红色实线为采样波形。我们可以看到采样波形偏离了实际波形。这会导致混叠。
图1:当fs2fin时，出现频率混叠
假设信号频率fin=900kHz，采样频率fs=1MHz。下图红色正弦波是实际信号，蓝色正弦波是ADC采样的信号。我们实际看到的混叠频率falias=100kHz。
图2:时域中信号频率与混叠频率的关系(来源：TI)
根据奈奎斯特采样定律，采样频率至少是信号频率的两倍。如果采样频率小于信号频率的两倍，就会出现混叠。
当我们切换到频域，就更容易看到这个问题。
图3:频域中信号频率与混叠频率之间的关系(图片来自TI)
在频域图中，根据奈奎斯特采样定律，任何大于fs/2的频率信号都会被折叠到0到fs/2的频率范围内。当采样频率fs=1MHz时，所有大于500kHz(fs/2)的信号将被折叠到0到500kHz的频率范围内。当信号频率fin=900kHz时，读混叠信号fa=fs-fin=1MHz-900kHz=100kHz。
如何防止频率混叠？增加一些外围电路(滤波器)可以滤除一些产生频率混叠的频率，从而防止频率混叠。
图4:频域中的目标信号和噪声信号(来源：TI)
如上图，在频域中，蓝色是我们想要采集的信号频率，绿色和红色是我们不想要的噪声信号频率。
我们以-型ADC为例。- ADC是目前应用最广泛的高精度ADC结构。
一般来说，--型ADC会有自己的数字滤波器。理论上，数字滤波器可以滤除截止频率在fs/2以内的噪声。下图中灰色部分的频率将被数字滤波器滤除。所以下图绿色部分的噪声信号会被过滤掉。
根据奈奎斯特采样定律，任何大于fs/2的频率信号都会被折叠到0到fs/2的频率范围内。如下图所示，红色部分的噪声将避开数字滤波器，并折叠到信号频率附件。
图5:设计数字滤波器以滤除无用噪声信号(来源：TI)
因此，即使在实际电路中，我们也需要一个外部模拟抗混叠滤波器(比如简单的RC滤波器)。下图红色部分的频率将被外部模拟滤波器滤除。当模拟滤波器的截止频率=采样频率fs减去数字滤波器的截止频率时，后面红色部分的噪声信号也会被滤除。
图6:设计一个外部模拟抗混叠滤波器，滤除不需要的噪声信号(来源：ti)
经过数字滤波和模拟滤波后，只有所需信号留在检测范围内。
对于-型ADC，内部有一个数字滤波器。该数字滤波器有助于降低外部模拟滤波器的设计要求。要在Digi-Key网站上查找--型ADC产品，请点击此处。
- ADC抗混叠模拟前端的设计在真正考虑- ADC抗混叠模拟前端的设计时，不仅要考虑滤波器带宽的问题，还要考虑实际电路中的各种噪声以及噪声源的特性。例如共模噪声、差模噪声等。
滤除共模噪声和差模噪声如下图所示，我们将在每条差分线上有一个相同的RC滤波器结构，滤除共模噪声的干扰。
图7:滤除共模噪声和差模噪声(图片来自TI)
两个差分线不可能完全一致，电容电阻会有微小的差异，从而引入差模噪声。为了解决这个差模干扰，我们一般会在两路差分信号中跨接一个电容Cdiff。一般Cdiff的容值时Cdm的10倍以上，来降低差模噪声。
差分输入Δ-Σ ADC，抗混叠滤波器如何设计？
低速Δ-Σ ADC通常需要一个简单的单滤波器来减少混叠效应。对于差分信号，滤波器结构通常由两个滤波路径组成：一个差分滤波器（源自两个滤波器电阻RFILTER和差分电容器CDIFF 的组合）；和一个共模滤波器（源自一个滤波器电阻RFILTER 和共模电容器CCM 的组合）
图8：Delta-Sigma ADC的抗混叠滤波器结构
注意：如果您有一个单端输入，其中 AINN 是接地参考，则滤波器将由RFILTER 和CCM 组成。但是，设计指南将与下面描述的差分滤波器的设计指南相同。
为了确定上图中每个组件的值，我们将分析分为三个部分会有所帮助：
差分滤波器截止频率应该是多少？我应该选择多大阻值的滤波电阻器？我应该选择多大容值的差分和共模电容器？本文小结
抗混叠设计是ADC模拟前端设计里非常重要的一部分。抗混叠设计，并不能孤立去考虑，而是应该结合ADC类型、实际电路中的各种噪声，系统地去设计。了解频率混叠的发生机制，掌握防止频率混叠方法，才能设计出良好的ADC抗混叠模拟前端。
好东西，要分享
如果小伙伴觉得这个内容不错
请转发或分享
