1.电阻电容的封装形式如何选择，有没有什么原则？比如，同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢？ 　　

　　

　　 　　

　　

　　电阻-电容封装常用于我看到的电路： 　　

　　

　　电容： 　　

　　

　　0.01uF可能的封装是0603和0805。 　　

　　

　　10uF封装提供3216、3528和0805三种型号。 　　

　　

　　100uF有7343。 　　

　　

　　320pF封装：0603或0805 　　

　　

　　阻力： 　　

　　

　　0603和0805两种封装均有4.7K、10k、330和33。 　　

　　

　　如何选择这些套餐？ 　　

　　

　　答： 　　

　　

　　贴片包装主要有：0201 1/20w 0402 1/16w 0603 1/10w 0805 1/8w 1206 1/4W。 　　

　　

　　电容与封装的外形尺寸对应关系为： 0402=1.0x 0.5 0603=1.6x 0.8 0805=2.0x 1.2 1206=3.2x 1.6 1210=3.2x 2.5 1812=4.5x 3.2 2225=5.6x 6.5。 　　

　　

　　电容本身与封装形式无关，封装与标称功率有关。它的长度和宽度一般用毫米表示。但是模型是用英寸表示的。 　　

　　

　　选择合适的封装首先要看你的PCB空间，你能不能放下这个器件。一般来说，大封装的器件会便宜一些，小封装的器件可能会贵一些，因为加工进度更高。那么，大封装的电容器的耐压会高于同容量小封装的电容器。这些要根据你的实际需求来选择。此外，小封装的元件将有更高的安装要求，例如SMT机器的精度。比如手机内部的电路板，因为空间有限，工作电压低，可以选择0402电阻电容，而大容量钽电容多为3216等大封装。 　　

　　

　　2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？ 　　

　　

　　答：这个电阻一般是串联电阻，用于阻抗匹配。当然也可以用来降压。它用于3.3V I/O连接到2.5V I/O等应用。电阻值的选择应通过查看数据手册仔细计算。 　　

　　

　　3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf?有时候看到0.1uf和10uf联合起来使用，为什么？ 　　

　　

　　答：电容靠近电源引脚。 　　

　　

　　补充一点看法： 　　

　　

　　在高速数字电路中，通常在两个芯片的引脚之间串联一个电阻，以避免信号振铃(即在信号的上升沿或下降沿附近跳变)。原则上，该电阻消耗振铃功率，或者可以降低传输线路的Q值。 　　

　　

　　通常，在数字电路设计中很难实现阻抗匹配，原因有二：1 .印刷电路板上布线的实际阻抗受到面积和其他设计方面的限制；2.数字电路的输入阻抗和输出阻抗不像模拟电路那样是基本固定的，而是一个非线性的东西。 　　

　　

　　实际上，我们通常使用22到33欧姆的电阻。实践证明，这个范围内的电阻可以很好地抑制振铃。然而，任何事情都有两面性。这种电阻既抑制了振铃，又增加了信号延迟，所以通常只用于频率在几兆赫到几十兆赫的场合。频率太低的话没必要，但是频率太高的话这种方法的延迟会严重影响信号传输。此外，这种电阻往往只用于对信号完整性要求较高的信号线，如读写线等。对于一般的地址线和数据线，由于芯片设计总是有一个稳定时间和保持时间，所以即使响了一点，只要真正的读写时刻已经是响铃之后，影响就不大。 　　

　　

　　 　　

　　

　　前面已经补充了一点，再补充一点：关于接地问题。 　　

　　

　　接地是一个极其重要的问题，有时关系到设计的成败。 　　

　　

　　首先要明确，所有的接地都不是理想的，任何时候都存在分布电阻和分布电感。前者在信号频率较低时起作用，后者在信号频率较高时成为主要影响因素。由于上述分布参数的存在，信号通过地线时会产生压降和磁场。如果这些电压降或磁场(以及由磁场引起的感应电压)耦合到其他电路的输入端，它们可能会被放大(在模拟电路中)或影响信号完整性(在数字电路中)。因此，一般要求在设计时考虑这些影响。有一个总的原则如下： 　　

　　

　　 　　

　　

　　1.在低频的电路中(特别是模拟电路或模数混合电路的模拟部分)，采用单点接地，即各级放大器的接地线(包括电源线)分别接到电源输出端，形成星形连接，在这个星形的节点上接一个大电容。做这个。 　　

目的是避免信号在地线上的压降耦合到其他放大器中。

　　

2、在模拟电路中(尤其是小信号电路)要避免出现地线环，因为环状的地线会产生感应电流，此电流造成的感应电势是许多干扰信号的来源。

　　

3、如果是单纯的数字电路(包括模数混合电路中的数字部分)且信号频率不高(一般不超过10兆)，可以共用一组电源与地线，但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。

　　

4、在高速的数字电路(例如几十兆的信号频率)中，必须采取大面积接地，即采用4层以上的印制板，其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量，所以此时地线与信号线之间构成的回路电感成为主要影响因素，信号的实际返回路径是紧贴在信号线下面的，这样构成的回路面积最小(从而电感最小)。大面积接地提供了这样的返回路径的可能性，而采用其他的接地方式均无法提供此返回路径。需要注意的是，要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断(地槽)，若出现这种情况，情况会变得十分糟糕。

　　

5、高频模拟电路，也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题，所以情况更复杂一些，在这里就不展开了